PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-232898

(43) Date of publication of application: 10.09.1993

(51)IntCl.

6096 3/20

3/36 G098

HC4N 5/68

(21)Application number: 04-033838

(71)Applicant : NEC CORP

(22)Date of filing:

21.02.1992


(72)Inventor: MORIYAMA HIROAKI

(54) IMAGE SIGNAL PROCESSING CIRCUIT

(57)Abstract:

PURPOSE: To reduce the action frequency of an image signal processing circuit for a matrix type display by a small memory circuit scale.

CONSTITUTION: An image signal which is serially sent is successively stored in a memory 1. Two set of memories 2 consisting of the plural memories 1 are provided. While the image signal is written in a set of memories, the image signal written in the other set of memories is read out at the same time. The image signal is read out through a selection circuit 4 and the read image signal is fetched by a data driving circuit 5 at the same time.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) H 本 1997 (17) (12) 公開特許公報(A)

(以)特許出頭公難各号

特開平5-232898

(43)公曜日 平成5年(1983)8月10日

(51)htCl		使则配号	广内整理者号	F I	技術表示管所
G 0 9 C	8/20	R	\$821 —5 C		
	8/86		7319—5 Ç		
H04N	5/66	102 B	90685 C		

審査請求 未請求 励求項の数1(会 9 頁)


(21)出 建委号	等版平4—33836	(71)出版人				· · · · · · · · · · · · · · · · · · ·
(22)出版日	平成 4年(1992) 2月21日	(72)與明者	日本電気株式会社 東京都指区並五丁目7番1号 築山 培明 東京都港区並五丁目7番1号日本電気株式 会社内			
		(74)代理人		京本	直樹	(J) 2 (E)

(54) 【発明の名称 】 画像信号処理阻路

(57)【要約】

【目的】小さいメモリ四路規模で、マトリクス型ディス プレイ用面像信号処理回路の動作周波数を下げる。

【構成】直列で送られてくる国象信号を順次メモリ]に 記憶する。複数のメモリ1からなる1組のメモリ組2を 2組備え、1組のメモリに国象信号が書込まれている知 間に、もう1組のメモリからは書込まれていた国像信号 そ同時に読出す。国像信号は選択国路4を遭して読出さ れ、親出された画像信号は同時にゲータ駆動回路 5 化取 込まれる。



(2)

特別平5-23288

【特許請求の範囲】

【論求項1】 直列閣僚信号を並べ換えてマトリクス型 画像表示装置に並列に画像信号を入力する画像信号処理 回路において、国次送られてくる関係信号を順に配位 し、この配性した複数の画像信号を全て同時に送出する 記憶回路を2組備え、とれら2組の記憶回路のうちの1 組から出力される前記複数の関係信号を選択する選択団 路を備え、との選択日路を通して前記2組の配位回路か ら送出される前記複数の画像信号をとの複数の画像信号 1 紙毎に現次取込んで並べ換えた後、前記マトリクス型 20 モリ(1)及びラインメモリ(2)を選択し、これらラ 関係表示装置に送出する駆動団路を備えていることを特 徴とする画像信号処理回路。

1

【発明の詳細な説明】

[0001]

【座集上の利用分野】本発明は、マトリクス型画像表示 鉄道の国象信号処理回路に関するものである。

[0002]

【従来の技術】一般化マトリクス型関係表示装置は、被 最ディスプレイ、プラズマディスプレイなどフラットパ ネルが使用される。 これらのフラットパネルディスプレ 20 イはブラウン管に比べ、省スペース、低消費能力などの 特長を持ち、闘発が進められている。

【0003】マトリクス型画像表示装置のパネルに駆動 信号を入力する肥助回路においては、値列に送られてく る関係信号を解動回路内で並べ換えて、並列にパネルに 入力する。画像信号としてパーソナルコンピュータの1 ピットディジタル信号(白瓜)を用いると、国像信号の 周波散は約18MHzである。これに対しデータ駆動図 路は並べ換え回路を構成するシフトレジスタ、データレ ジスタ回路により動作関波数が制限されているために、 データ駅動回路は10MHz程度で動作する。したがっ て、高速の画像信号は一旦メモリ等に配達した後、ゲー タ駆動回路の動作周波数に合わせた低い周波数で読み出 してデータ駆動区路に送る必要がある。

【0004】従来例の面像信号処理凹路のブロック図を 図5に示し、図8には図5のブロック図の動作を説明す るタイミング図を示す。図5において、9はスイッチ、 4はスイッチ3からなる選択回路、5はデータ駆動回 路、8は走査回路、7は披島パネル、8は制御回路、1 4はラインメモリで内部に320個のメモリを持つと し、被晶パネル7の国家数を840×400とし、ライ ンメモリ14は2個で1ライン分のデータを記憶する。 この液晶パネル7は各面素にアモルファス薄膜トランジ スタを持つアクティブマトリクス数とする。また、チー タ駆動回路5は320本の出力嫡子を持ち、2個で液晶 パネル7の840本のゲータ線を駆動する。 じのデータ 駆動回路の関係信号信号取り込み開放数は、最高で10 MHzである。

【0005】図8のタイミング図においてはラインメモ

1ラインの何番目の個像信号であるかを示す。 ▼はディ ジタル配像信号をよそりにデータとして書き込む期間で あり、Rはメモリから読み出す期間を示す。

【0006】この関係信号処理国路の助作を批別する。 第1ライン前半の関係信号1から320まではラインメ モリ14の(1)に配像され、引き続き第1ライン後半 の国象信号321から640はラインメモリ14の

(2) に記憶される。 会込み周波数は約18MHzであ る。 第2 ラインの期間においては亜沢遺跡 4 はラインメ インメモリ(1)。(2)から並列で国像信号が読み出 される.

【0007】第1ラインの関係信号は前半と後半に分割 されてラインメモリ(1)。(2)に記憶されているの で、1番目の画像信号と321番目の画像信号との2つ が並列で酵出される。以下間様に、2番目と322番 月、3番目と323番目とが映出される。映出し風波数 は書込み層波紋の半分の8MHzになり、データ運動回 路5で取込み可能となる。第2ラインの期間では、前半 の顕像信号1から320まではラインメモリ14の

(3) に記憶され、引続き後半の関係信号321から6 40はラインメモリ14の(4)に記憶される。 ライン メモリ(1)より出力される回像信号1から320はデ ータ駆助回路5の(3)に顔次入力され、ラインメモリ (2)より出力される画像信号321から840はデー タ駆動回路5の(4)に腐次入力される。入力された図 傑信号はゲータ駆動回路(3)。(4)内のデータレジ スタに考えられて並べられ、第3ラインの動間に回像信 号1か5640は一斉に被品パネル7に送出される。

30 【0008】被品パネルに送出される信号は、被品を収 動するためにゲータ駆動回路5gの(3)、(4)内の レベルシフト団路で±5V程度の信号に変換される。第 3ラインの期間に走査回路8から被晶パネル7の第1ラ インにオンパルスを印加することにより、第1ラインに ゲートが接続された準膜トランジスタがオンし、第19 インの国象信号1から640が所定の位置に表示され る。第3 ラインの期間においては、前半でラインメモリ 14の(1)に第3ラインの前半の面像信号を書込み、 後半でラインメモリ14の(2)に後半と面像信号を書 40 込む。

【0008】また、第3ラインの期間において、選択回 路(4)はラインメモリ(8)、(4)の出力を選択 し、ラインメモリ(3)から出力された関係信号はゲー 夕配彫回路(3)に入力し、ラインメモリ(4)から出 力された関係信号はゲータ収動回路(4)に入力する。 入力された国像信号はデータ製助回路(8)、(4)内 のデータレジスタに並べられ、第4ラインの製団に面像 信号1から840は一斉に被品パネル7に送出され、被 続パネル7の第2ラインにオンパルスを印加する。との リ14の動作を示しており、1から840までの数字は 50 動作を縁返し、1ラインの国像信号を蔵次表示していく

(3)

ととにより、1枚の画像表示を得るととができる。 【0010】砼来の技術においては、2個のラインメモ リ14を2組用意し、1ライン分の画像信号を前半と後 半に分割して記憶し、関係信号該出し時に哲半と後半の 2つの国像信号を並列に験出して、2つのデータ駆動図 路5に並列に入力していた。との方法によれば、国像信

母周波数に比べ、データ駆動回路の画像信号取り込み周

[0011]

被数は半分にすることができる。

は図5に示すようにラインメモリ14が4個必要であ り、また、回像信号を1ピット(白鳥)とする代りに1 6階間表示を得る場合には、4ビットの信号を処理する 必要があり、さらにラインメモリが必要となる。したが って、信号処理回路部での部品点数の増加により部品コ ストが増加し、また部品面積の増大により、製量の小型 化が網限されていた。

【0012】また一般的にはデータ配助回路は一個の集 護回路とする。多数のメモリモデータ駆動回路に一体集 **積化することは、集積回路のチップ面積が増加するので 20** 製造コストの上で、不利であった。

【0013】本発明の目的は、データ駆動回路部の動作 **減波数を上げることなくメモリ回路部を簡単化し関係信** 号処理回路を提供することにある。

[0014]

【課題を解決するための手段】本発明の構成は、位列面 像信号を並べ換えてマトリクス両側表示結査に並列に面 像信号入力する画像信号処理回路において、鄭次送られ てくる画像信号を厳に記憶し、この記憶した複数の画像 信号を全て同時に送出する記憶回路を2組備え、これら 2組の記憶回路のうちの1組から出力される前記複数の 画像信号を選択する選択回路を備え、この選択回路を選 して前記2組の記憶回路から送出される前記複数の画像 信号をこの複数の国像信号1組券に腐次取込んで並べ換 えた後、貧配マトリクス型国像表示装置に送出する図面 四路を備えていることを特徴とする。

[0015]

【実施例】図1は本発明の画像信号処理厄路の第1の実 施例のブロック図、図2は図1の動作を説明するタイミ ング図である。図において、画像信号はパーソナルコン 40 ビュータの国像信号、1はメモリ、2は2個のメモリか らなるメモリの組、3はスイッチ、4はスイッチ3から なる選択回路、5はデータ駆動回路、8は走査回路、7 は被品パネル、8は制御回路である。面像信号は1ビッ ト(白属)のディジタル信号である。 メモリ1の(1) から(4)はそれぞれ画像信号】ピット分を配像する。 面像信号はメモリ(1)から(4)に敵次紀憶される。 また、とのメモリ1の使出しはメモリ(1)と(2)及 びメモリ(3)と(4)とをそれぞれ 1組として、1組

した2両素分の面象信号で、選択回路4を通って同時に ゲータ駆動図路5に取込まれる。 副像信号のゲータ駆動 回路への取込み(メモリ回路からの病出し)周波数は、 メモリ回路への関係信号の書き込み開放数の半分とな

【0018】また、液晶パネル7の面柔軟は840×4 00であり、各国家にアモルファス薄膜トランジスタを 持つアクティブマトリクス型である。データ駆動回路5 は2つの国像信号入力値子を持ち、2つの国像信号を同 【発明が解抉しようとする課題】しかし、従来の技術で 10 時に取込む。このデータ駆動回路5は320本の出力矯 子を持ち、2個で液晶パネル7の840本のデータ線を 恥助する。解御副路8は各国路を制御する。

【0017】図2の動作図においては、メモリ1の (1)から(4)の動作を示しており、1から840ま での数字は1ラインの何番目の画象信号であるかを示 す。Wはディジタル面像信号をメモリにデータとして書 含込む期間であり、Rはメモリから製出す類間を示す。 【0018】次に本実施例の動作を説明する。第1ライ ンの1番目の画像信号はメモリ1の(1)に書込まれ、 次に2番目の画像信号はメモリ1の(2)に書込まれ る。その書込み周波数は約18MHzである。3番目、 4番目の画像信号をメモリ(3)及びメモリ(4)に獻 に書込んでいる期間、選択回路4ではメモリ(1)及び メモリ(2)の出力が選択され、1番目の画像信号と2 番目の副像信号との2つが並列で設出される。その読出 し周披敷は書込み周波数の半分の9MHzになり、デヘ タ駆動団路5で取込み可能となる。

【0019】2つの画像信号はデータ駆動回路5の (1)内のデータレジスタに格納される。さらに5番 日、6番目の画像情号をメモリ(1)及びメモリ(2) に順に書込んでいる期間には、連択回路ではメモリ (3)及びメモリ(4)の出力が選択され、3番目の面 像信号と4番目の画像信号との2つが並列で読出され、 ' そしてデータ駆動回路4の(1)に格納される。 【0020】この動作を検達して320個の画像信号を データ駆動回路(1)に魔次入力、格納した役、回像信 号321から640はゲータ駆動回路(2)に同様に2 つの関係信号を並列で原久入力する。入力された関係信 号はデータ駆動回路(1)及び(2)内のデータレジス タに答えられて並べられ、第2ラインの期間に面像信号 1から640は一斉に液晶パネル7に送出される。 【0021】液基パネル7に送出される信号は、液晶を 駆動するためにデータ駆動回路(1)及び(2)内のレ ベルシフト回路で±5V程度の信号に産賃される。第2 ラインの期間に走査団路8から被基パネル7の第1ライ ンにオンパルスを印加することにより、第1ラインにゲ ートが接続された障威トランジスタがオンし、第1ライ

ンの団像信号1から840が所定の位置に表示される。 西像信号の第2 ラインの期間においても、第1 ラインと ずつ同時に行う。該出された2つの回像信号は本来連続 50 同様に回像信号はメモリ1ないし4に解次書込み、選択 回路4でメモリ(1)及び(2)またはメモリ(3)及びメモリ(4)の出力を選択し、2つの國象信号を並列で誘出す。

【0022】

国像信号は2つずつデータ駆動回路(1)
内のデータレジスタに膨次格納される。320個の画像
信号をデータ駆動回路(1)に格納した後、開像信号3
21か5840はデータ駆動回路(2)に同様に2つの
関係信号を並列で原次入力する。入力された関係信号は
データ駆動回路(1)及び(2)内のデータレジスタに
替えられて並べられ、第3ランインの期間に関係信号1
か5840は一斉に被基パネル7に送出される。この動作を繰り返し、19インの関係信号を順次表示していく
ことにより、1枚の画像表示を得ることができる。

【0023】図3は図1のメモリ1を具体化し、またデータ駆動回路5内の詳細プロック図であり、図4は図3の動作を説明するタイミング図である。図において、図1のメモリ1はD型フリップフロップ(DーFF)8で示し、このDーFF9は2個1組で、メモリ組2を構成する。DーFF(1)から(4)には、画像信号とクロック(1)から(4)とが入力され、DーFF(1)から(4)はクロック(1)から(4)の立上がり時に図像信号を取込む。スイッチ3が2個(SW1,SW2)で選択回路4を構成し、このスイッチ3で2つの入力から1つを選択する。

【0024】データ駆動回路5は、シフトレジスタ1 0、データレジスタ11、ラッチ回路12、レベルシフ タ13等から構成される。スタートバルスはシフトレジ スタ10の助作を開始させるパルスで、クロックの立上 がりで画像信号データ(1)、(2)、(3)…はデー タレジスタ11に格納される。

【0025】団4においては、各D-FF8の出力はQで示されている。国路各部を制御するクロック、バルス等は図1の制御回路8の(1)で発生される。図4に示すように、図像信号が送られてくる関波数に対してSW1及び8W2の出力の周数数は半分であり、図像信号が一タはクロックに問期してデータレジスタ11に格納される。 画像信号は1から320までが格納される。 実際にはデータ駆助回路5は6う1個あり、このデータ駆助回路5に321から840の画像信号データが移納される。 データレジスタ11に格納された回像信号データは 40ラッチ回路12に一斉に取込まれ、レベルシフタ13で液晶配助用に±5V程度に増幅されて液晶パネル7に送出される。

【0028】従来例においては、2個からなるラインメモリ14を2額用意する必要があったが、本実施例の国像信号処理国路によれば、メモリ1を4個で、国像信号の周波数に比べてデータ駆動国路の国像信号取込み周波数を半分にするととができる。

【0027】本実施例では、国像信号を1ビット(白 2 黒)信号としたが、暗観表示用の2ビット以上の信号を 50 3

知避する場合にも、1 観でのメモリ数を増やして対応できる。1 8 階関連係信号では4 ビットのディジタル信号を扱うので、計18 信のメモリでメモリ回路部分を構成し、スイッチを増加し、データレジスタのレジスタを増加させ、レベルンフタで被風階買表示用の電圧を発生させれば良い。この場合にも従来と比較して選択直路部やデータ駆助院路の規模はほとんど問一で、メモリ回路部では多数のラインメモリが必要ではないので国路規模が小さくできる。また、カラー画像信号の場合にも、1 組のメモリ数を増やすことで対応できる。

【0028】本実施例では、1組のメモリ回路は2個のメモリから構成したが、1組を3個のメモリとして関係信号を3個のメモリに敵次書き込んだ後、3演業分の関係信号をデータ駆動回路に送り、データ駆動回路5はこの3つの関係信号を同時に取込めば、関係信号の1/3の周波数でデータ駆動回路を動作させることができる。なお、データ取動回路5の出力本数は320に関らない。

【0029】また、本実施例では、パーソナルコンビュータの国象信号を放って説明したが、ワークステーションやハイビジョン等の高速の国像信号においても適用でき、さらに、本実施例ではディジタル信号としたが、関係信号がアナログの場合でもメモリやデータレジスタ、ラッチ国路等にサンブルホールド回路を使用すれば同様に信号を処理できる。


【0030】また、従来のデータ駆動組路は一つの集積 卸路で製作されていたが、メモリ回路部については大城 模なラインメモリが必要なためにメモリ回路部だけで別 の集積回路として製作し組合わされていたが、本実施例 によればメモリ部分の規模が小さいので、データ駆動回路とメモリ部分とが一体化して集積回路化できる。 さら に本実施例では被品パネルを用いたが、プラズマディス ブレイ等他のマトリクス型ディスプレイにも応用できる。


[0031]

【発明の効果】以上説明したように本発明の関係信号処理回路は、小さいメモリ回路規模でデータ報助回路の動作所被数を下げることができるという効果がある。

【図面の簡単な製料】

- 40 【図1】本発明の配像信号処理図路の一実施例のブロック図。
 - 【図2】図1の動作を戦明するタイミング図。
 - 【図3】図1の関係信号処理図路の詳細ブロック図。
 - 【図4】図3の動作を製明する旋形図。
 - 【图5】従来の画像信号処理回路の一例のブロック図。
 - 【図8】図5の動作を説明するタイミング図。 【符号の説明】
 - 1 メモリ
 - 2 メモリの組
 - 3 スイッチ





(6)

特別平5-232898

【閏2】


	第1ライン			第2ライン
通偿信号	12345678910		197/001/07/4d	123456
メモッ 1	W RW RW TI TIS STATE	• • •	W R 637	W R W
メモリ 2	W R W R 21 2 61 6 10		W R 58 638	W R W
メモリ 3	S 3 7 7		R W R 635 W 637	W R
メモリ4	W R W R 4 4 8 8		R W R 636 406 640	W R [4] 4
				→ t

[四4]

447	BENEFICIENTE
10411	
D-1#1-Q	
クロッチ2	
D-FF1-Q	
90-98	
D-FF3-Q	3 7
10414	
D-774-Q	
\$W1=EA	
EWZ-&#</th><th>- शिकावा</th></tr><tr><th>スタートベルス</th><th></th></tr><tr><th>70+9</th><th>سُسسند</th></tr><tr><th></th><th>— t</th></tr></tbody></table>	

(7)


特殊平5-232888



(8)

特阿平5-232898

[四5]



(9)

特殊平5-232898



